日経のNikkei Asiaによりますと、TSMCのMark Liu会長がAIチップの供給不足について台北で開催されたSEMICONにて言及したことがわかりました。

AIチップの供給問題

「AIチップ」とは主にNVIDIAのH100やA100のことを指していると思われます。これらのAI向けGPGPUは、昨年から継続的に品薄となっています。要因としては、ChatGPTを始めとするジェネレーティブAIがこの一年間で大きく発達し、それに伴いNVIDIAを初めとしたAIチップへの需要が大きく高まったことが理由となっています。

Liu氏は、この供給不足について「一時的」であり、2024年末までに緩和される可能性があるとしました。

原因

同氏は、供給が不足している原因として、チップ自体の製造ではなく、パッケージングに原因があるとしています。

というのも、CoWoS（Chip on Wafer on Substrate）と呼ばれるTSMCの高度なチップパッケージングサービスの需要ががこの1年で3倍になったとのこと。このCoWoSのターゲットは基本的にHPC向けで、主要な製品ではApple M1 UltraやM2 Ultraに採用されている「Ultra Fusion」やRyzenやEPYCなどに採用されている「V-Cache」などがこのCoWoSに基づくものだということがわかっています。ちなみにIntelでいうと「EMIB」がこの技術に相当します。

NVIDIAでは、これをメモリとの接続に応用してるとのことです。

確かに、これらの技術は近年急激に需要が高まったことが伺えます。TSMCもこのパッケージング技術とスタック技術の重要性を理解しており、実際拡大する方針のようです。

Liu氏は、現時点で顧客のニーズを100%満たすことはできないものの、約80%をサポートするように努めているとしています。そして、CoWoSの生産能力を拡大したあとは問題は一気に緩和されると述べています。

マルチチップが主流に

Liu氏は、今日の高級AIアクセラレーターには約1000億基のトランジスタが搭載されているとしました。実際、H100は約800億基のトランジスタが搭載されています。そのため、同氏はシステム上に更に多くのトランジスタを迅速に配置するには、複数のチップを相互接続して、2.5Dまたは3D統合を実現する必要があるとしました。

実際にAppleはM1 UltraをM1 Maxを2つ連結することで実現した理由として、M1 Max以上に大きいチップを作るのは難しいとしています。これはチップの面積を意味していると見られますが、トランジスタが増えればその分面積も増えるので、少なくともM2世代では670億トランジスタを超えるチップはAppleとしては単体チップで作るのは難しいと判断したのでしょう。

TSMCは、今後10年以内に1兆トランジスタを超えるチップが登場すると予想していますが、こういったチップが可能になるのは、複数のチップを使ったパッケージングによるものであるとLiu氏は述べています。