錦です。
Intelは、2020年1-3月期の決算報告で、Tiger Lake CPUが今年半ばに登場することを明らかにしました。
Tiger Lake
Tiger Lakeは、Ice Lakeの後継となるCPUシリーズで、10nmプロセスで製造されるCPUとしては2世代目になります(Cannon Lake?知らないなそんな子は)。
CPUアーキテクチャはSunny CoveからWillow Coveにかわります。この話はこの記事の後半で触れます。
Wccftechによると、Tiger Lakeは、超低電力であるYシリーズ、低電力のUシリーズが提供されるほか、ハイエンドノートパソコンに採用されるHシリーズも提供されるとされています。
Tiger Lake-Hは、最大8コア16スレッドと、最大34MBキャッシュ(L3 24MB+L2 10MB)を搭載しているとのことです。また、AVX2およびAVX-512の命令を完全にサポートしているとのこと。
メモリでは、HシリーズがDDR4-3200、Uシリーズはそれに加えてLPDDR4X-4266、YシリーズはLPDDR4X-4266のみをサポートします。
Willow Cove
第2世代Intel 10nmのアーキテクチャ「Willow Cove」ですが前述のキャッシュ構成の変更、トランジスタレベルの最適化、セキュリティの強化が加えられるほか、最大の特徴はiGPUが、Gen 11からGen 12になることです。
Gen 11でも相当な性能の向上が見られましたが、Gen 12では、より大きく性能が向上することが見込まれます。Gen 12は、今までIntelから発表されていたXeアーキテクチャです。Xeアーキテクチャは、Intelの初のdGPUであるDG1に搭載されるアーキテクチャで、それに見合うほどの強力なアーキテクチャになっていることが期待されます。Ice LakeのGen 11からXeでは性能が2倍向上するとのこと。
Ice Lake-SP
Ice Lake-SPは、2020年の第3四半期(7-9月期)に利用可能となるとのこと。10nm+プロセスノードをベースとする予定とのこと。Cascade Lake-SPの後継となります。Wccftechの記事によると、ASUSのプレゼンテーションの1つには、ソケットあたりの最大のコア数が28コアではなく38コア76スレッドになるとのこと。
Ice Lake-SPについてわかったこと&わかっていることは以下の通り
- Ice Lake-SPは10nm+プロセスで製造
- ソケットあたりの最大コア数が38コア(?)
- 最大64レーンのPCIe 4.0をサポート
- DDR4-3200に対応
- メモリチャンネルは 8ch
- Skylake系統のコアからSunny Cove系統のコアに変わることでIPCが18%向上
- 14nm プロセスに比べて2.7倍の密度
- 自己整合クアッドパターン
- コバルト相互接続
- 第1世代のFoverosの3Dパッケージ
- 第2世代EMIB
Ice Lake-SPは、Zen3のEPYC(Milan)に真正面から競争するものになっているとのことです。