TSMCが、North America Technology Symposium 2024にて、2026年度中に1.6nmプロセスの量産を開始することを発表しました。

1.6nmの「A16」

現在TSMCの最新のプロセスルールは3nmで、Appleを中心に最先端チップが採用しています。そして、業界としてSamsung、TSMC、Intelは2nmと2nmよりもさらに微細な1nm台の開発を競っています。

TSMCが今回発表したのは1.6nmのプロセス「A16」で、2nmの「N2」世代の一つ後の世代となります。TSMCはN2世代を今年中に稼働させる方針を示しています。

N2では、新たに「GAAFET」を採用しますが、A16では「Super Power Rail」という新技術を用いることも合わせて発表されました。これは、IntelのPowerViaと同様の技術で、裏面から電力を供給することによりロジック回路の設計と電源配線を表裏で分割することができるというメリットがあります。

またA16では、高密度の電力供給ネットワークが採用されており、AIアクセラレータのような電力を大量に消費するチップにも最適です。効率化も果たされており、2nmの第2世代と見られるN2Pと比較すると、同じ電力で8〜10%の性能向上、同じ性能を発揮するのに15〜20%の消費電力削減を実現しています。

密度については、最大1.1倍に向上することも可能です。

その他に発表されたソリューション

N4C

4nmのN4Pと互換性のある新しい「N4C」プロセスも発表されました。N4CはN4Pを拡張したプロセスで、ダイのコストを最大8.5%削減します。

また、密度も高くなっており、N4Pと比較してダイサイズ縮小による歩留まり向上も実現します。

N4Cは2025年に量産開始の予定で、主に、ミドルレンジ向け（TSMCの次世代のテクノロジノードに移行するためのオプション）として提供されます。

N2の「NanoFlex」

TSMCが今年の稼働を計画しているN2プロセスですが、「TSMC NanoFlex」が搭載されることが明かされました。NanoFlexは、N2の標準セルをshort cellsとtall cellsに分けて提供し、short cellsでは、小さい面積かつ優れた電力効率を実現し、tall cellsでは高いパフォーマンスを提供するとしています。

設計者は、同じ設計ブロック内のshort cellsとtall cellsを最適に組み合わせ、アプリケーションに最適な電力・性能・面積のトレードオフを達成できるとしています。

各社の競争状態

Intelは1.8nm相当となる「Intel 18A」プロセスを今年から来年にかけて稼働します。実際、Lunar LakeがこのIntel 18Aを採用する計画となっています。そのごIntelは1.4nm相当の「Intel 14A」を2026年、1nm相当の「Intel 10A」を2027年後半までに稼働させる考えです（Intelの「18A」「14A」は実際に1.8nmや1.4nmであるわけではなく、他社の1.4nmプロセスと同等という意味になります）。

Samsungは、2nmを2025年に稼働する計画で、1.4nmプロセスを2027年までに稼働させる計画です。

そして、日本での半導体ファウンドリとして開発を進めているRapidusは、2027年に2nmを稼働させる方針です。