Nishiki-Hub

国内外のPC/PCパーツ/スマホ/Appleなどの最新情報を取り上げています

Intel、「Granite Rapids」「Sierra Forest」の概要を発表 〜 タイル構造が変わる

IntelがHot ChipsにてXeonについて発表しました。

IntelXeonロードマップ

先にIntelXeonロードマップについて説明しておきます。

IntelはCPUにおいて長らくの停滞を見せました。もちろんその影響はサーバーラインナップにも影響を及ぼし、Skylakeが数年に渡って最新世代になった後、第3世代でようやく「Sunny Cove」を採用した「Ice Lake-SP」が登場しましたが、2ソケット以下の小規模向けで、顧客はそこまでいないものの、大規模なシステム向けのスケーラブルプロセッサにはSkylake系統の「Cooper Lake」が登場するなどの対応がありました。その一方で、AMDはEPYCが大きく躍進。特に金融系などを取り扱い「信頼性」を重視するOracleなどのクラウドベンダーがEPYCを採用したのは衝撃的です。さらに、Armの対応も進み、特にAWSでは積極的にArmが採用されています。

これらはIntelにとってかなりの向かい風となり、Intelとしても急速に対応する必要があります。そこでIntelはラインナップの拡大などによって対応を図ります。

まず、アーキテクチャ面では、第4世代スケーラブルプロセッサ「Sapphire Rapids」でプロセスルールをIntel 7に、そしてアーキテクチャをついに「Golden Cove」にしました。さらに、タイル構造を採用することで柔軟性を高めようとしていることが伺えます。

そして、ラインナップではHPC向けに「Xeon Max」を追加。HBM3eメモリをパッケージ上に搭載することで、高帯域なメモリとCPUを組み合わせ、スループットの向上を実現しました。このXeon Maxはスーパーコンピューターにも採用されています。

コンシューマーラインナップでも、Alder LakeによってPコアに「Golden Cove」、EコアにAtom系統の最新アーキテクチャ「Gracemont」を混載する「Intel Hybrid Technology」によって性能や効率が大きく飛躍しました。ハイブリッドアーキテクチャが徐々に標準になるに連れていんてlとしては非常に大きな決断だったと言えるでしょう。

このAlder Lakeの登場によって、Atom系統のアーキテクチャも大きな変革がありました。Alder LakeやAlder Lake-Nに採用されている「Gracemont」は、全世代のTremontから大きく性能が向上。Golden Coveには及ばないですが、拡張命令もかなりCoreに追いつきました。特に性能については、Skylakeと比較して、同じ消費電力で80%高速であり、効率コアながら、性能も申し分ないというかなり良い結果となっています。

このEコアだけで構成されたXeon、「Sierra Forest」が来年登場することになっています。主なターゲットはクラウドなど物理コア数を大量に要求する場面で、この部分は電力効率が優れいているArmが勢力を伸ばしている分野です。AMDはこの分野に「Bergamo」という最大128コアのEPYCを導入しました。Bergamoは、Zen 4をベースにキャッシュを削減することでコア密度を増やしたアーキテクチャです。1つのCCD(チップレット)あたり16コアものCPUを搭載でき、それを8つ搭載しました。

Intelも同様にコア密度を高めることができるEコアをXeonとして構成することで、コア数を稼ぐことができます。

一方Pコアについても、Emerald RpidsやGranite Rapidsが後継として控えています。

Granite Rapids

では、まずRapids系、スケーラブルプロセッサから見ていきましょう。

今年後半登場を予定している「Emerald Rapids」は第5世代スケーラブルプロセッサとなるものです。Emerald RapidsはSapphire Rpidsからのマイナーアップデートになります。そのため構造などはSapphire Rapidsと同じものになる見込みです。基本的にはAlder LakeからRaptor Lakeへの進化のようなものかと思いましたが、アーキテクチャはGolden Cove。Rapto Coveではありません。なので、今回はそれほど大きな発表はありませんでした。

一方で、その後継となる「Granite Rapids」ではその概要が徐々に明らかになっています。

Granite Rapidsは、Emerald Rapids同様にPコアのみで構成されるスケーラブルですが、大きなアップデートとなります。まず、Sapphire Rapidsで採用されたタイル構造に変更が加えられます。具体的には、より分割するというものです。

Sapphire Rapidsのタイル構造は基本的に1他律あたり、CPUコア・メモリコントローラ・各種アクセラレーター・PCIe 5.0コントローラが搭載されています。つまり、Meteor Lakeのように機能ごとではなく、どちらかというと規模ごとにタイルが構成されているというのが特徴です。

競合を見ると、AMDではCCDには基本的にCPUのみを搭載しており、メモリコントローラなどはI/Oダイに独立しています。こうすることで、CPUのスケールはCCDの数を調整することで実現できる上、CCDも小さくなるので製造コストが下がるというメリットがあります。

Granite RapidsではAMDの構造に近づくことになります。CPUタイルから、メモリコントローラとPCIeコントローラをI/Oタイルとして独立させ、CPUタイルにはメモリコントローラとアクセラレーターを搭載することになります。

ここで興味深いのはメモリコントローラをCPUタイルに残したという点です。こうすることで、メモリCPU間の遅延が抑えられるためであると見られます。これは個人的にAMDIntelの考え方の違いなのかなと思っていて、AMDはキャッシュ重視、一方でIntelはメモリ重視である傾向が特にHPC向けXeon/EPYCで見られたので、今回もその通りなのかなといった感じです。

メモリについては、メモリチャネルが12チャネルに増幅し、帯域幅が2.8倍になるとのこと。メモリチャネルが1.5倍になったからと言って帯域幅が2.8倍になるのは若干おかしいので、対応メモリの動作クロックも向上するものと見られますね。

アーキテクチャ面でも、Granite Rapidsでは改良が加えられており、深層学習のトレーニングとCPU上の推論のパフォーマンスを向上させる内蔵アクセラレーターAMXが拡張され、FP16二対応しました。

更に、浮動小数点演算の乗算の命令実行に必要なクロックサイクルが引き下げられるなどのクロックあたりの性能(命令実行数)が向上しています。

CPUタイルはIntel 3で製造、I/OタイルはIntel 7で製造されることが明らかになっています。

Sierra Forest

そして、Sierra Forest。

Sierra Forestは、前述の通り、ArmやAMD Bergamoに対抗する新しいXeonラインナップです。

Sierra ForestはEコアで構成される高密度なコアとなります。そのため、コア数が増大します。これがターゲットとしている分野は、KVMVMwareのような仮想化ソフトウェアを使用する場面で、基本的に火力より物理コア数が必要な場面です。

Intelによれば、同じラックでのvCPU数はSapphire Rapidsに比べて2.5倍になるそうです。

現時点でSierra Forestに搭載されるEコアの名称は不明ですが、Alder Lakeに採用されている「Gracemont」あるいはその後継になるものと見られます。

この新しいEコアは、L1命令キャッシュが64KB、6-wideのデコーダ、2コアまたは4コアが共有する最大4MBのL2キャッシュとなることが明らかになっており、これはGracemontと同等です。

AVX-256などにも対応する点はGracemontと同様ですが、7月に発表されたAVX10への対応はSierra Forestでは行われません。ただし、Granite Rapidsが対応するAVX10.1はまだ機能が実装されず、実際にEコアへの対応含めた本格的な実装はAVX10.2からとなります。

そして、Sierra Forestでもタイル構造が採用されますが、Granite Rapidsと同様に、CPUタイルにメモリコントローラは搭載するものの、それ以外のI/O周りはI/Oタイルに独立します。

CPUタイルはIntel 3で製造、I/OタイルはIntel 7で製造されることが明らかになっています。

関連リンク